PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11250672 A

(43) Date of publication of application: 17 . 09 . 99

(51) Int. Cl G11C 16/02

(21) Application number: 10053678 (71) Applicant: OKI ELECTRIC IND CO LTD

(22) Date of filing: 05 . 03 . 98 (72) Inventor: YOSHIDA TAKUJI


(54) NONVOLATILE SEMICONDUCTOR MEMORY

(57) Abstract:

PROBLEM TO BE SOLVED: To prolong a lifetime of a nonvolatile memory cell by shortening a data rewriting time.

SOLUTION: A memory array 1 has a plurality of nonvolatile memory cells disposed. Data of the cells are erased at a block unit. A block size register 14 stores block size data input externally. The block size data is data for setting one block size (number of nonvolatile memory cells). Accordingly, the block size can be externally set to a desired size. An address register 8 is set in a block size based on the block size data, and generates internal address data for designating the erasure block target from a plurality of the blocks based on the externally input address data. A row decoder 2 and a column decoder 6 select the erasure block target from the internal address data.

COPYRIGHT: (C)1999,JPO



 $\frac{1-\pi}{2} = \frac{1}{2} \left(\frac{1}{2} + \frac$

(19)日本国特許庁 (JP) 🗀

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-250672

(43)公開日 平成11年(1999)9月17日

(51) Int.C1. ° G11C 16/02 識別記号

G11C 17/00

FΙ

審査請求 未請求 請求項の数16 OL

(21)出願番号 3 5 5 特願平10-53678

(22)出願日 平成10年(1998)3月5日 1998

人名英法西西法格斯特特 医二氏反射性抗病医皮肤

医乳球体 医马克里氏 医阿克氏氏膜炎病病病

医性痛病 医抗合物 医人名克斯伊特

人名 网络大学物的问题起源中意识 一带天的位置的对方

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号。

(72)発明者 吉田 拓司 ニュニ 音見 ようごあがらじゅぶ

東京都港区虎ノ門1丁目7番12号 沖電気

アカビニン マイド 同記 医話ではいる 金銭銀ん みま


工業株式会社内電影のこのも、『多家電影』

(54)【発明の名称】不揮発性半導体記憶装置

(57)【要約】

【課題】 データ書き換え時間を短縮し、不揮発性メモ リセルの寿命を延ばす。

【解決手段】 メモリセルアレイ1は、複数の不揮発性 メモリセルを配置したものであり、これらの不揮発性メ モリセルのデータ消去はブロック単位で実行される。ブ ロックサイズレジスタ14は、外部から入力されたプロ ックサイズデータを記憶する。ブロックサイズデータは 1個のブロックのサイズ (不揮発性メモリセルの個数) を設定するためのデータである。従って、プロックサイ ズを外部から所望のサイズに設定することが可能であ る。アドレスレジスタ8は上記のブロックサイズデータ に基づいてブロックの大きさを設定し、また外部から入 力されるアドレスデータに基づいて複数のブロックから 消去対象ブロックを指定する内部アドレスデータを生成 する。ローデコーダ2およびカラムデコーダ6は内部ア ドレスデータに基づいて消去対象ブロックを選択する。



【特許請求の範囲】

【請求項1】 電気的にデータの書き換えが可能な複数 の不揮発性メモリセルを配置したメモリセルアレイを複数のブロックに分割し、前記不揮発性メモリセルのデータ消去をブロック単位で実行する不揮発性半導体記憶装置において、

前記ブロックの大きさを設定するためのブロックサイズ データを予め記憶しているブロックサイズ記憶手段と、 前記ブロックサイズデータに基づいて前記ブロックの大 きさを設定するブロック設定手段とを有することを特徴 10 とする不揮発性半導体記憶装置。

【請求項2】 さらに、前記ブロックサイズ記憶手段に記憶されている前記ブロックサイズデータを外部から入力されたブロックサイズデータに更新する更新手段を有し、

前記プロックサイズ記憶手段は、記憶データの更新が可能なものであることを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】 さらに、選択手段を有し、

前記ブロック設定手段は、前記ブロックの大きさと、デ 20 ータ消去が実行される消去対象ブロックのメモリセルアレイ上の位置とを指定する内部アドレスデータを生成 1.

前記選択手段は、前記内部アドレスデータに基づいて前記複数のブロックの中から前記消去対象ブロックを選択することを特徴とする請求項2記載の不揮発性半導体記憶装置。

【請求項4】 電気的にデータの書き換えが可能な複数の不揮発性メモリセルを配置したメモリセルアレイを複数のプロックに分割し、前記不揮発性メモリセルのデー 30 夕書き込みをプロック単位で実行する不揮発性半導体記憶装置において、

前記プロックの大きさを設定するためのプロックサイズデータを予め記憶しているプロックサイズ記憶手段と、 前記プロックサイズデータに基づいて前記プロックの大きさを設定するプロック設定手段とを有することを特徴とする不揮発性半導体記憶装置。

【請求項5】 さらに、前記ブロックサイズ記憶手段に記憶されている前記ブロックサイズデータを外部から入力されたブロックサイズデータに更新する更新手段を有 40 し、

前記プロックサイズ記憶手段は、記憶データの更新が可能なものであることを特徴とする請求項4記載の不揮発性半導体記憶装置。

【請求項6】 さらに、選択手段を有し、

前記プロック設定手段は、前記プロックの大きさと、データ書き込みが実行される書き込み対象プロックのメモリセルアレイ上の位置とを指定する内部アドレスデータを生成し、

前記選択手段は、前記内部アドレスデータに基づいて、

前記書き込み対象ブロック内の全ての不揮発性メモリセルを選択することを特徴とする請求項5記載の不揮発性 半導体記憶装置。

【請求項7】 前記ブロック設定手段は、前記書き込み 対象ブロック内の不揮発性メモリセルを連続的に順次指 定する内部アドレスデータを生成し、

前記選択手段は、前記書き込み対象プロック内の不揮発性メモリセルを連続的に順次選択することを特徴とする 請求項6記載の不揮発性半導体記憶装置。

【請求項8】 電気的にデータの書き換えが可能な複数 の不揮発性メモリセルを配置したメモリセルアレイを備 えた不揮発性半導体記憶装置において、

前記メモリセルアレイを複数のプロックに分割し、前記 不揮発性メモリセルのデータ書き換えをプロック単位で 実行することを特徴とする不揮発性半導体記憶装置。

【請求項9】 前記ブロックの大きさを設定するための プロックサイズデータを予め記憶しているブロックサイズ記憶手段と、

前記ブロックサイズデータに基づいて前記ブロックの大きさを設定するブロック設定手段とを有することを特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項10】 さらに、前記ブロックサイズ記憶手段 に記憶されている前記ブロックサイズデータを外部から 入力されたブロックサイズデータに更新する更新手段を 有し、

前記プロックサイズ記憶手段は、記憶データの更新が可能なものであることを特徴とする請求項9記載の不揮発性半導体記憶装置。

【請求項11】 前記データ書き換えは、データ消去とこれのあとのデータ書き込みからなる一連動作により実行されるものであり、

前記プロック設定手段は、消去対象プロックとして指定したプロックがどれであるかを一時的に記憶し、この記憶したプロックを書き込み対象プロックとして指定することを特徴とする請求項10記載の不揮発性半導体記憶装置。

【請求項12】 さらに、選択手段を有し、

前記ブロック設定手段は、前記ブロックの大きさと、データ書き換えが実行される書き換え対象ブロックのメモリセルアレイ上の位置とを指定する内部アドレスデータを生成し、

前記選択手段は、前記内部アドレスデータに基づいて、 前記書き換え対象プロック内の全ての不揮発性メモリセ ルを選択することを特徴とする請求項10記載の不揮発 性半導体記憶装置。

【請求項13】 前記ブロック設定手段は、データ書き込み時に、前記記憶したブロック内の不揮発性メモリセルを連続的に順次指定する内部アドレスデータを生成し、

50 前記選択手段は、前記記憶されたブロック内の不揮発性

メモリセルを連続的に順次選択することを特徴とする請求項12記載の不揮発性半導体記憶装置。

【請求項14】 前記プロックを構成する不揮発性メモリセルの個数が、前記プロックサイズデータの値により、2の累乗単位で変化することを特徴とする請求項1、4、または8に記載の不揮発性半導体記憶装置。

【請求項15】 前記プロックサイズ記憶手段は、前記 プロックサイズデータを不揮発に記憶することを特徴と する請求項1、4、または8に記載の不揮発性半導体記 憶装置。

【請求項16】 前記ブロックサイズ記憶手段は、電気的に書き換えが可能な不揮発性記憶素子により構成されていることを特徴とする請求項1、4、または8に記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電気的にデータの書き換えが可能な不揮発性メモリセルを複数配置したメモリセルアレイを備えた、フラッシュメモリやEEP ROM等の不揮発性半導体記憶装置に関するものである。

[0002]

【従来の技術】不揮発性半導体記憶装置(不揮発性半導体メモリ)においては、バイト単位で、あるいは複数バイトからなるブロック単位で、あるいはチップ(メモリセルアレイ全体)単位で不揮発性メモリセルのデータを消去し、またバイト単位で不揮発性メモリセルにデータを書き込む。そして、メモリセルアレイ内の不揮発性メモリセルのデータを書き換えるには、まず上記のデータ消去を実行して、同一消去単位内の全ての不揮発性メモリセルのデータを書き込む。従って、1ビットのデータの書き換えの場合であっても、同一消去単位内の全ピットを消去し、そのあと新しいデータを同一消去単位内の全ピットを消去し、そのあと新しいデータを同一消去単位内の全ピットに書き込む必要があった。また、複数のブロック内の不揮発性メモリセルを同時に消去できる不揮発性半導体メモリもある。

【0003】図14は従来の複数ブロックの同時消去(マルチブロック消去)が可能な不揮発性半導体メモリの構成を示すブロック図である。図14の不揮発性半導 40体メモリは、メモリセルアレイ1と、ローデコーダ2と、データ入出力回路5と、カラムデコーダ6と、入出力回路9と、電圧発生回路10と、コマンドレジスタ12と、制御回路101と、アドレスレジスタ102とを有する。制御回路101には、CLE,ALE,/WE等の制御信号が外部から入力される。制御回路101は、上記の制御信号と、外部から入出力回路9に入力され、コマンドレジスタ12に保持されるコマンドコードとに基づいて、ローデコーダ2、データ入出力回路5、カラムデコーダ6、電圧発生回路10と、コマンドレジ 50

スタ12、およびアドレスレジスタ102の動作を制御する。アドレスレジスタ102は外部から入出力回路に入力されるアドレスデータ(外部アドレスデータ)に基づいて、データ消去が実行されるブロック(消去対象ブロック)、データが書き込まれるバイト、あるいはデータが読み出されるパイトを選択するためのアドレスデータ(内部アドレスデータ)を生成し、これをローデコーダ2およびカラムデコーダ6に与える。ブロックのサイズは、製造時に予め設定されたものである。図14の不10 揮発性半導体メモリにおいては、データ消去、データ書き込み、データ読み出し等の各動作を実行させる前に、外部からコマンドコードを入力することにより、各動作がセットアップされる。

【0004】図15は図14の不揮発性半導体メモリに おけるデータ消去動作(マルチプロック消去動作)のター イミングチャートである。図15において、60Hはブ ロック消去のセットアップコマンドであり、A8 ~A20 は消去対象ブロックを指定する外部アドレスデータ(ブ ロックアドレスデータ)である。外部から入出力回路9 にブロック消去セットアップコマンド60Hおよびブロ ックアドレスデータA8 ~A20が入力されると、ブロッ ク消去セットアップコマンド60Hはコマンドレジスタ 12に、またブロックアドレスデータA8 ~A20はアド レスレジスタ102にそれぞれ転送される。消去対象ブ ロックの個数分だけ、セットアップコマンドとブロック アドレスデータの入力が繰り返される。このあと、プロ ック消去実行コマンドDOHが外部から入力されると、 上記のブロックアドレスデータにより指定された複数の 消去対象ブロック内の全ての不揮発性メモリセルのデー タが、アドレスレジスタ102、ローデコーダ2、およ びカラムデコーダ6により同時に消去される。

[0:0:0:5]

【発明が解決しようとする課題】しかしながら上記従来の不揮発性半導体記憶装置においては、マルチブロック消去ができるようにすると、制御が複雑になるという問題があり、またブロックのピット容量よりも大きなピット容量をデータ書き換えの最小単位とする場合には、書き換えを実行するごとに、ブロックアドレスデータを複数回入力しなければならず、ブロックアドレスデータの入力時間が長くなり、単位時間当たりのデータ書き換え量が少なくなるという問題があった。

【0006】また、制御を簡単にするため、チップ一括 消去を用いると、データ書き換えが不要な不揮発性メモ リセルに対してもデータ消去およびデータ書き込みが実 施さる。しかし、不揮発性メモリセルはデータ書き換え ののべ回数が所定回数を越えると劣化するので、チップ 一括消去を用いると不揮発性メモリセルの寿命が短くな ってしまうという問題があった。

【0007】本発明はこのような従来の問題を解決する ためになされたものであり、データ書き換え時間を短縮 经保险股票 医

することができ、不揮発性メモリセルの寿命を延ばすことができる不揮発性半導体記憶装置を提供することを目的とするものである。

[0008]

【課題を解決するための手段】上記の目的を達成するために本発明の代表的な不揮発性半導体記憶装置は、電気的にデータの書き換えが可能な複数の不揮発性メモリセルを配置したメモリセルアレイを複数のブロックに分割し、前記不揮発性メモリセルのデータ消去をブロック単位で実行する不揮発性半導体記憶装置において、前記ブロックの大きさを設定するためのブロックサイズデータを予め記憶しているブロックサイズ記憶手段と、前記プロックサイズデータに基づいて前記ブロックの大きさを設定するブロック設定手段とを有することを特徴とするものである。

[0009]

【発明の実施の形態】実施の形態1

図1は本発明の実施の形態1の不揮発性半導体メモリの 構成を示すブロック図である。図1の不揮発性半導体メ モリは、メモリセルアレイ1と、ローデコーダ2と、デ 20 ータ入出力回路5と、カラムデコーダ6と、アドレスレ ジスタ8 (ブロック設定手段)と、入出力回路9と、高 電圧発生回路10と、コマンドレジスタ12と、制御回 路13と、ブロックサイズレジスタ14 (ブロックサイ ズ記憶手段)とを有する。

【0010】メモリセルアレイ1は、不揮発性メモリセ ルをアレイ状に複数配置したものである。ローデコーダ 2は、アドレスレジスタ8から入力されるローアドレス データに基づいて、メモリセルアレイ1上のデータ消去 が実行されるプロック (消去対象ブロック) あるいはデ 30 ータ書き込みが実行されるメモリセルユニット (書き込 み対象メモリセルユニット)のロー(列)を選択する。 データ入出力回路5は、センスアンプ等を有し、入出力 回路9を介して入力された書き換えデータを格納し、ま たメモリセルアレイ1から読み出したデータを入出力回 路9に転送する。カラムデコーダ6は、アドレスレジス タ8から入力されるカラムアドレスデータに基づいて、 メモリセルアレイ1上の消去対象ブロックあるいは書き 込み対象メモリセルユニットのカラム(行)を選択す る。ローデコーダ2およびカラムデコーダ6は選択手段 40 を構成する。

【0011】入出力回路9は、外部から入力されたコマンドコードをコマンドレジスタ12に転送し、外部から入力されたブロックサイズデータをブロックレジスタ14に転送し、入力された外部アドレスデータをアドレスレジスタ8に転送し、外部から入力された書き換えデータをデータ入出力回路5に転送し、またデータ入出力回路5から転送された読み出しデータを外部に出力する。電圧発生回路10は、外部から供給される電源電圧からデータ消去およびデータ書き込み用の高電圧VPP1

(例えば20 [V]) およびセンス電圧VPP2 (例えば2 [V] を発生し、これをローデコーダ2およびデータ入出力回路5に供給する。コマンドレジスタ12は、入出力回路9を介して入力された動作コマンドを保持し、この動作コマンドを制御回路13に与える。

【0012】プロックサイズレジスタ14は、入出力回 路9を介して入力されたブロックサイズデータを不揮発 に記憶し、このブロックサイズデータをアドレスレジス タ8に出力する。プロックサイズデータは、プロックサ イズを設定するためのデータである。アドレスレジスタ 8は、入出力回路9を介して外部から入力されたアドレ スデータ (外部アドレスデータと称する) と、プロック サイズレジスタ14から入力されたプロックサイズデー 夕とに基づいて、ローアドレスデータおよびカラムアド レスデータからなる内部アドレスデータを生成し、ロー アドレスデータをローデコーダ2に転送し、またカラム。 アドレスデータをカラムデコーダ6に転送する。制御回 路13は、外部から入力されるBLE (プロックライン イネーブル)、CLE (コマンドラインイネーブル) 🎺 🦈 ALE (アドレスラインイネーブル)、/WE (ライト イネーブルバー)、等の制御信号、および外部から入出 力回路9に入力されるコマンドコードに基づいて、ロー デコーダ2、データ入出力回路5、カラムデコーダ6、 アドレスレジスタ8、入出力回路9、電圧発生回路1/ 0、コマンドレジスタ12、およびブロックサイズレジ スタ14を制御する。この制御回路13と入出力回路9 とは、プロックサイズレジスタ14のプロックサイズデ 一夕を外部から入力されたブロックサイズデータに更新 する、すなわち外部から入力されたプロックサイズデー タをブロックサイズレジスタ14に記憶させる更新手段 を構成する。

【0013】外部アドレスデータは、ここでは21ビットであるものとする。また、ブロックサイズデータも21ビットであるものとする。ブロックサイズデータのビットデータをB0,B1…B20と表記し、また外部アドレスデータのビットデータをA0,A1…A20と表記する。なお、ブロックサイズデータは、ブロックサイズの設定のときに外部から入力されるデータであり、外部アドレスデータはメモリセルアレイ1のデータを書き換えるとき(データ消去およびデータ書き込みのとき)、およびメモリセルアレイ1からデータを読み出すときに外部から入力されるデータである。

【0014】また、内部アドレスデータは、1ビットの外部アドレスデータに対し、2ビット生成される。内部アドレスデータのビットデータをE0, E1…E20, EB0, EB1…EB20と表記する。内部アドレスデータEn(nは0から20までの任意の整数)とEBnとは、データ消去時にはプロックサイズデータBnおよび外部アドレスデータAnに基づいて生成され、またデータ書き込み時には外部アドレスデータAnに基づいて生

Commence of the second second second second

成される。内部アドレスデータE0 ~E11, EB0 ~EB11はカラムアドレスデータを構成し、また内部アドレスデータE12~E20, EB12~EB20はローアドレスデータを構成する。内部アドレスデータEnを外部アドレスデータAnと同じデータとし、EBnをAnの反転データとすれば、メモリセルアレイ1の1個のカラム

(列) と1個のロー (行) が選択され、従って1バイトのデータ記憶容量を有するメモリセルユニットが1個選択される。また、ブロックサイズデータBn が論理レベル"0"の場合にEBn をEn の反転データとし、ブロ 10ックサイズデータBn が論理レベル"1"の場合に、内部アドレスデータEn とEBn とを、ともに論理レベル"1"とすれば、複数のカラムまたは/および複数のローを同時選択でき、複数のメモリセルユニットを1個の消去対象ブロックとして同時選択できる。ブロックサイズデータB0~B11はカラム側のブロックサイズを設定するためのデータである。

【0015】図2はメモリセルアレイ1の内部構成を示 20 すプロック図である。図2において、メモリセルアレイ 1は、カラム方向にP列、ロー方向にQ列配置されたP \times Q (P、Qは任意の自然数)個のメモリセルユニット MU (0,0)…MU (i,j)…MU (P,Q)を有する。ここで、iは0からPまでの任意の整数、jは0からQまでの任意の整数である。メモリセルユニットMU (i,j)は、8個の不揮発性メモリセルを備え、1パイトのデータ記憶容量を有する。メモリセルアレイ1は、P \times Q個のメモリセルユニットを備え、P \times Qパイトのデータ記憶容量を有する。ここでは、P=2¹¹ (=4096)、30Q=2¹ (=512)とし、メモリセルアレイ1はおよそ2メガバイトのデータ記憶容量を有する。

【0016】メモリセルユニットMU(i,0) ~MU(i,0) には、センスラインSLi と、接地制御ラインGLi と、8本のピットラインからなるピットライン群BGi とに接続している。また、メモリセルユニットMU(0,j) ~MU(P,j) は、ワードラインWLj に接続している。センスラインSLi およびピットライン群BG0~BGP は、データ入出力回路5およびカラムデコーダ6に接続している。また、ワードラインWLj はローデコ 40 ーダ2に接続している。

【0017】図3はメモリセルユニットMU(i,j)の内部構成を示す回路図である。図3において、メモリセルユニットMU(i,j)は、セル選択トランジスタTW0, TW1 …TW7 (TW1 ~TW6 は図示省略)と、不揮発性メモリトランジスタTM0, TM1 …TM7 (TM1~TM6 は図示省略)と、センス選択トランジスタTSと、接地選択トランジスタTGとを有する。不揮発性メモリトランジスタTMk (kは0から7までの任意の整数)は、フローティングゲートとコントロールゲート50

とを有し、フローティングゲートに電荷を注入し、あるいはフローティングゲートから電荷を引き抜くことにより、1ピットのデータを不揮発に記憶するトランジスタである。セル選択トランジスタTWk、センス選択トランジスタTS、およびは接地選択トランジスタTGは、nMOSトランジスタである。対となるセル選択トランジスタTWkと不揮発性メモリトランジスタTMkとは、不揮発性メモリセルを構成する。ピットライン群BLGiは、8本のピットラインBLO,BL1…BL7により構成される。

【0018】セル選択トランジスタTW0~TM7 およびセンス選択トランジスタTSのゲート電極はいずれもワードラインWLjに接続されている。セル選択トランジスタTWkのドレイン電極はピットラインBLkに接続されており、またセル選択トランジスタTWkのソース電極は不揮発性メモリトランジスタTMkのドレイン電極に接続されている。センス選択トランジスタTSのドレイン電極はセンスラインSLiに接続されており、またセンス選択トランジスタTSのソース電極は不揮発性メモリトランジスタTM0~TM7のコントロールゲート電極に接続されている。接地選択トランジスタTGのゲート電極は接地制御ラインGLiに接続されており、ドレイン電極は不揮発性メモリトランジスタTM0~TM7のソース電極に接続されており、またソース電極は接地電源GNDされている。

【0019】図4は図3の不揮発性メモリトランジスター TMk の動作を説明するための図である。図4におい て、不揮発性メモリトランジスタTM(図3のTMk) は、フローティングゲート71と、センス選択トランジ 30 スタ (図3のTS、図4では図示省略)を介してセンス ラインSL(図3のSLi)に接続されるコントロール ゲート72と、セル選択トランジスタTW (図3のTW k)のソース電極63に接続されるドレイン電極73 と、接地選択トランジスタTGのドレイン電極64に接 続されるソース電極74とを有する。セル選択トランジ スタTWのゲート電極はワードラインWL(図3のWL **j) に接続され、ドレイン電極はピットラインBL(図** 3のBLk)に接続されている。接地選択トランジスタ TGのゲート電極は接地制御ラインGL(図3のGLi)に接続され、ソース電極は接地電源GNDに接続さ れている。

【0020】不揮発性メモリトランジスタTMは、フローティングゲート71に電荷を注入し、あるいはフローティングゲート71から電荷を引き抜くことにより、1ピットのデータを不揮発に記憶するトランジスタであり、電気的に記憶データの書き換えが可能なトランジスタである。不揮発性メモリトランジスタTMにおいて、フローティングゲート71に電荷を注入することを「データを消去する」と称し、フローティングゲート71から電荷を引き抜くことを「データを書き込む」と称す

る。

【0021】不揮発性メモリトランジスタTMのデータを消去するときには、コントロールゲート72に高電圧 (例えば20 [V])を印加し、ドレイン電極73およびソース電極74を0 [V] (GNDレベル)にする。これにより、不揮発性メモリトランジスタTMのソースおよびドレインからフローティングゲート71に電荷が注入される。上記データの消去を実施するには、センスラインSLに上記の高電圧を印加し、ワードラインWLおよび接地制御ラインGLを例えば20 [V]としてセ 10ル選択トランジスタTWおよび接地選択トランジスタT GをONさせ、ビットラインBLを0 [V]にすれば良い。

【0022】また、不揮発性メモリトランジスタTMにデータを書き込むときには、コントロールゲート72を0[V]とし、ドレイン電極73に高電圧(例えば20[V])を印加し、ソース電極74を開放する。これにより、フローティングゲート71からドレインに電荷が引き抜かれる。上記データの書き込みを実施するには、センスラインSLを0[V]とし、ワードラインWLを20例えば20[V]としてセル選択トランジスタTWをONさせ、ピットラインBLに上記の高電圧を印加し、接地制御ラインGLを0[V]として接地選択トランジスタTGをOFFさせれば良い。

【0023】不揮発性メモリトランジスタTMは、ソー ス電極74が0 [V] であるときに、コントロールゲー ト72に印加される電圧がしきい値電圧以上であればO Nし、しきい値電圧以下であればOFFする。不揮発性 メモリトランジスタTMにおいては、データが書き込ま れたときのしきい値電圧Vtwは、データが消去されたと 30 きのしきい値電圧Vteに比べて低くなるため、このしき い値電圧の違いを利用して記憶されているデータを読み 出す。すなわち、コントロールゲート72に上記のしき い値電圧VtwとVteの間の電圧(センス電圧と称する) を印加し、このとき不揮発性メモリトランジスタTMが ONであるかOFFであるかを検出することにより、記 憶されているデータを読み出す。上記データの読み出し を実施するにはセンスラインSLにセンス電圧、例えば 2 [V] を印加し、ワードラインWLおよび接地制御ラ インGLを例えば20[V]としてセル選択トランジス 40 タTWおよび接地選択トランジスタTGをONさせ、ビ ットラインBLを、例えばプルアップ抵抗を介して正電 源に接続し、このとき、ピットラインBLの電位レベル がGNDレベルであるか正電源レベルであるかを検出す れば良い。ピットラインBLがGNDレベルであれば、 不揮発性メモリトランジスタTMはONしており、従っ てデータが書き込まれている。また、ピットラインBL が正電源レベルであれば、不揮発性メモリトランジスタ TMはOFFしており、従ってデータが消去されてい る。

【0024】図5はブロックサイズレジスタ14および アドレスレジスタ8の内部構成および接続関係を示すブ ロック図である。図5において、ブロックサイズレジス タ14は、21個のブロックサイズピットレジスタBS 0 ~BS20により構成される。プロックサイズピットレ ジスタBSn (nは0から21までの任意の整数)は、 入出力回路 9 から入力されたプロックサイズビットデー 夕Bn をそれぞれ不揮発に記憶する。また、アドレスレ ジスタ8は、21個のアドレスピットレジスタARO ~ AR20により構成される。アドレスピットレジスタAR n は、消去動作時に、入出力回路9から入力された外部 アドレスデータ An とブロックサイズレジスタ14から 入力されたブロックサイズデータ Bn とに基づいて内部 アドレスデータEn, EBn を生成し、またデータ書き 込み動作時に、外部アドレスデータ An のみに基づいて 内部アドレスデータ En , E Bn を生成する。プロック サイズピットレジスタBS0 ~BS20の内部構成は同一 であり、またアドレスピットレジスタARO ~AR20の 内部構成も同一である。

【0025】ブロックサイズビットレジスタBSn (n は 0 から 2 0 までの任意の整数) は、ブロックサイズの設定動作時に入力されたブロックサイズデータBn を不揮発に記憶し、このブロックサイズデータBn をデータ消去動作時にアドレスビットレジスタARn はブロックサイズデータBn と外部アドレスデータAn から内部アドレスデータEn およびEBn を生成する。アドレスピットレジスタAR0~AR11は、カラムアドレスデータを生成するものであり、内部アドレスデータを生成するものであり、内部アドレスデータをし、EB1 ~EB1はカラムデコーダ6に出力される。また、アドレスピットレジスタAR12~AR20は、ローアドレスデータを生成するものであり、内部アドレスデータを生成するものであり、内部アドレスデータE12~E20, EB12~EB20はローデコーダ2に出力される。

【0026】図6はブロックサイズレジスタ14のブロックサイズピットレジスタBSnの内部構成を示す回路図である。ブロックサイズピットレジスタBSnは、NORゲート101,102と、NANDゲート103,119と、インバータ104,105,106,117,118,120と、ブロックサイズパッファ107と、pMOSトランジスタ108,109,113,114と、nMOSトランジスタ110,111,115、116と、不揮発性メモリセルトランジスタ112とを有する。ブロックサイズパッファ107の入力端子には、入出力回路9からブロックサイズデータBnが入力され、ラッチ制御端子には制御回路13から制御信号/WEが入力される。ブロックサイズパッファ107は制御信号/WEの立ち下がりでブロックサイズデータBnをラッチし、これを一時的に保持する。

50 【0027】NORゲート101の第1入力端子にはブ

House the Control of the Epigen State (1986)

ロックサイズバッファ107からブロックサイズデータ Bn が入力され、またNORゲート101の第2入力端 子には制御回路13からの内部信号SETBが入力され る。また、インバータ104の入力端子はNORゲート 101の出力端子に接続され、インバータ104の出力 端子はノードAに接続され、またインバータ104の電 源端子には高電圧VPP1が印加される。高電圧VPP 1は、例えば20 [V] である。また、NANDゲート 119の第1入力端子はノードAに接続され、NAND ゲート119の第2入力端子には制御回路13からの内 10 部信号SETが入力され、NANDゲート119の出力。 端子インバータは120の入力端子に接続されている。 また、NORゲート102の第1入力端子はインバータ 120の出力端子に接続され、NORゲート102の第 2入力端子には制御回路13からの内部信号ENが入力 され、またNORゲート102の出力端子はインバータ 105の入力端子に接続されている。

【0028】nMOS115のゲート電極には内部信号 SETが入力され、nMOS115のドレイン電極はノ ードAに接続され、nMOS115のソース電極はノー 20 ドCに接続されている。また、pMOS113のゲート 電極には制御回路13からの内部信号SETBが入力さ れ、pMOS113のソース電極はノードAに接続さ れ、pMOS113のドレイン電極はノードCに接続さ れている。また、 nMOS116のゲート電極には制御 回路13からの内部信号ENが入力され、nMOS11 6のドレイン電極にはセンス電圧VPP2が印加され、 nMOS116のソース電極はノードCに接続されてい る。また、pMOS114のゲート電極には制御回路1 3からの内部信号ENBが入力され、pMOS114の ソース電極にはセンス電圧VPP2が印加され、pMO S114のドレイン電極はノードCに接続されている。 センス電圧VPP2は、例えば2 [V] である。

【0029】pMOS108のゲート電極はノードAに接続され、ソース電極には電源電圧VPP1が印加され、ドレイン電極はノードBに接続されている。また、nMOS110のゲート電極はインバータ105の出力端子に接続され、ソース電極は接地電源GNDに接続されている。また、不揮発性メモリトランジスタ112のコントロールゲート電極はノードCに接続され、ソース40電極はnMOS110のドレイン電極に接続され、ドレイン電極はノードBに接続されている。不揮発性メモリトランジスタ112は、図4に示す不揮発性メモリトランジスタTMと同様の機能を有するものである。

【0030】NANDゲート103の第1入力端子には プロックサイズパッファ107からプロックサイズデー 夕Bnが入力され、NANDゲート103の第2入力端 子には内部信号SETが入力され、NANDゲート10 3の第3入力端子には内部信号ENBが入力されまたN ANDゲート103の出力端子はインパータ106の入 50

力端子に接続されている。また、pMOS109のゲート電極には内部信号ENBが入力され、pMOS109のソース電極は正電源VCC(例えば5 [V])に接続され、ドレイン電極はノードBに接続されている。また、nMOS111のゲート電極は、インバータ106の出力端子に接続され、ソース電極は接地電源GNDに接続され、ドレイン電極はノードBに接続されている。また、インバータ117の入力端子はノードBに接続され、インバータ117の入力端子はノードBに接続され、インバータ118の出力端子はブロックサイズデータBnの出力端子となる。

【0031】図7はアドレスレジスタ8のアドレスピットレジスタARnの内部構成を示す回路図である。アドレスピットレジスタARnは、ANDゲート201,205,206と、アドレスパッファ202と、ORゲート203,204と、インパータ207とを有する。【0032】ANDゲート201の第1入力端子にはブロックサイズピットレジスタBSnからブロックサイズピットレジスタBSnからブロックサイズピットレジスタBSnからブロックサイズデータBnが入力され、またANDゲート201の第2入力端子には制御回路13からの内部信号EENが入力される。また、アドレスパッファ202の入力端子には、入出力回路9から外部アドレスピットデータAnが入力され、ラッチ制御端子には制御回路13から制御信号/WEが入力される。アドレスパッファ202は制御信号/WEの立ち下がりで外部アドレスデータAnをラッチし、これを一時的に保持する。

【0033】ORゲート203の第1入力端子はANDゲート201の出力端子に接続され、第2入力端子はアドレスバッファ202の出力端子に接続されている。また、ANDゲート205の第1入力端子はORゲート203の出力端子に接続され、ANDゲート205の第2入力端子には制御回路13からの内部信号IWEが入力され、ANDゲート205の出力端子は内部アドレスデータEnの出力端子となる。

【0034】また、ORゲート204の第1入力端子はANDゲート201の出力端子に接続され、第2入力端子はインバータ207を介してアドレスバッファ202の出力端子に接続されている。また、ANDゲート206の第1入力端子はORゲート204の出力端子に接続され、ANDゲート206の第2入力端子には制御回路13からの内部信号IWEが入力され、ANDゲート205の出力端子は内部アドレスデータEBnの出力端子となる。

【0035】図1に示すローデコーダ2は、メモリセルアレイ1のロー数Q(ここではQ=2')と同数の第1ないし第Qの図示しない論理ゲート(ここではANDゲートとする)を備えている。それぞれのANDゲートは9個の入力端子を有する。第1の入力端子はローアドレスデータE12の出力ライン(図7のANDゲート205の出力端子)またはEB12の出力ライン(図7のAND

ゲート206の出力端子)のいずれかに接続されてい る。同様に、第2の入力端子はローアドレスデータE13 の出力ラインまたはEB13の出力ラインのいずれかに接 続され、第9の入力端子はローアドレスデータ E20の出 カラインまたはEB20の出力ラインのいずれかに接続さ れる。Q個のANDゲートの入力端子は、アドレスレジ スタ8からの内部アドレスデータ出力ラインに互いに排 他的に接続されている。例えば、第1のANDゲートで は、第1ないし第9の入力端子はE12~E20の出力ライ ンに接続され、また第2のANDゲートでは、第1の入 10 力端子はEB12の出力ラインに接続され、第2ないし第 9の入力端子はE13~E20の出力ラインに接続され、ま た第QのANDゲートでは、第1ないし第9の入力端子 はEB12~EB20の出力ラインに接続される。第jのA NDゲートの出力端子はワードラインWLj (図2参 照) に対応し、第jのANDゲートは、メモリセルアレ イ1の第 jのローを選択するためのものである。

【0036】上記のローデコーダ2と同様に、カラムデコーダ6は、メモリセルアレイ1のカラム数P(ここではP=2¹¹)と同数の第1ないし第Pの図示しない論理 20 ゲート(ここではANDゲートとする)を備えている。それぞれのANDゲートは12個の入力端子を有する。P個のANDゲートの入力端子は、アドレスレジスタ8からのカラムアドレスデータE0~E11, EB0~EB11の出力ラインに互いに排他的に接続されている。第1のANDゲートの出力端子はピットライン群BLGi(図2参照)に対応し、第1のANDゲートは、メモリセルアレイ1の第1のカラムを選択するためのものである

【0037】次に、図1の不揮発性半導体メモリの動作 30 を説明する。図1の不揮発性半導体メモリの動作として は、プロックサイズ設定動作、データ書き換え動作 (デ ータ消去動作およびデータ書き込み動作)、およびデー 夕読み出し動作がある。ブロックサイズ設定セットアッ プコマンド、データ書き換えセットアップコマンド (デ ータ消去セットアップコマンド、データ書き込みセット アップコマンド) 等のコマンドコードを外部から入力す ることにより、図1の不揮発性半導体メモリにおいてそ れぞれの動作がセットアップされ、次に外部から動作実 行コマンドを入力することにより、それぞれの動作が実 40 行される。それぞれの動作のセットアップは、コマンド コードがコマンドレジスタ12に格納され、制御回路1 3がこのコマンドコードを認識することにより開始され る。ここでは、ブロックサイズ設定動作およびデータ書 き換え動作について説明する。なお、データ書き込み動 作およびデータ読み出し動作は、従来の不揮発性半導体 メモリと同様であるので、データ書き込み動作のみ簡単 に説明することとし、データ読み出し動作の説明は省略 する。

【0038】まず、ブロックサイズ設定動作について説 50

明する。図8は図1に示す不揮発性半導体メモリにおけ るプロックサイズ設定動作のタイミングチャートであ る。図8において、66円は外部から入出力回路9を介 してコマンドレジスタ12に入力されるブロックサイズ 設定セットアップコマンドである。また、D 1 Hはプロ ックサイズ設定実行コマンドである。図8に示すよう に、外部から制御回路13に入力される制御信号CLE がローレベル ("L"レベル) からハイレベル ("H" レベル) になるとともに、プロックサイズ設定セットア ップコマンド66Hが入出力回路9に入力される。制御 回路13は、制御信号CLEが"H"レベルになると、 入出力回路9およびコマンドレジスタ12を制御し、入 出力回路9に入力されたコマンドコード(ブロックサイニニ ズ設定セットアップコマンド66H) をコマンドレジス タ12に格納させる。コマンドコードは、制御信号CL Eが"H"レベルの期間において、外部から入力される。 制御信号/WEの立ち上がりでコマンドレジスタ12に 格納される。

【0039】次に制御信号CLEが"L"レベルに戻します。 り、外部から制御回路13に入力される制御信号BLE 一 が"H"レベルになるとともに、入出力回路9にブロッ クサイズデータB0 ~B7 , B8 ~B15, B16~B20が 順次入力される。制御回路13は、コマンドレジスタ1 2に格納されたコマンドコードがプロックサイズ設定セ ットアップコマンド66Hであることを認識すると、入 出力回路9およびプロックサイズレジスタ14を制御 し、入出力回路9に入力されたプロックサイズデータを プロックサイズレジスタ 1 4のプロックサイズピットレ ジスタBS0~BS20(図5参照)のブロックサイズバー ッファ107 (図6参照) にそれぞれ格納させる。プロ ックサイズデータは、制御信号BLEが"H"レベルの 期間において、制御信号/WEの立ち上がりでブロック サイズ14のブロックサイズバッファ107にそれぞれ。 格納される。このとき制御回路13は、ブロックサイズ データB0 ~B7 が入力されている期間では制御信号/ WEをプロックサイズビットレジスタBSO~BS7に 与え、B8 ~B15が入力されている期間では制御信号/ WEをBS8 ~BS15に与え、またB16~B20が入力さ れている期間では制御信号/WEをBS16~BS20に与

【0040】次に制御信号BLEが"L"レベルに戻り、制御信号CLEが"H"レベルになるとともに、入出力回路9にプロックサイズ設定実行コマンドD1Hが入力される。このプロックサイズ設定実行コマンドD1Hは、制御信号/Wの立ち上がりでコマンドレジスタ12に格納される。制御回路13は、プロックサイズ設定実行コマンドD1Hを認識すると、プロックサイズレジスタ14のプロックサイズピットレジスタBSnを内部信号SET,SETB,EN,ENBにより制御し、プロックサイズデータBnをプロックサイズピットレジス

タBSn に不揮発に記憶させる。

【0041】以下に、上記のブロックサイズ設定の実行におけるブロックサイズピットレジスタBSnの動作を図6を用いて説明する。ブロックサイズデータBnをブロックサイズピットレジスタBSnに不揮発に記憶させるときには、制御回路13は、内部信号SETを"L"レベル(GNDレベル)から"H"レベル(VCCレベル)に変化させ、内部信号SETBを"H"レベルから"L"レベルのまま変化させず、内部信号ENBは"H"レベルのまま変化させない。

【0042】内部信号SETBが"L"レベルなので、NORゲート101の出力、従ってノードAの電位レベルは、入力されるブロックサイズデータBnのレベルにより決定される。Bnが"H"レベルの場合は、NORゲート101の出力は"L"レベルとなり、インバータ104の出力はVPP1レベル(20[V])となるので、ノードAはVPP1レベルとなる。従って、pMOS108はOFFする。一方、Bnが"L"レベルの場合は、NORゲート101の出力は"H"レベルとなり、インバータ104の出力はGNDレベル(0

[V])となるので、ノードAはGNDレベルとなる。 従って、pMOS108はONする。

【0043】また、内部信号SETが"H"レベル、内 部信号ENが"L"レベルなので、NAD119の出 力、従ってNORゲート102の出力、従ってnMOS 110のゲート電極の電位レベル (インパータ105の 出力レベル)は、ノードAのレベルにより決定される。 ノードAがVPP1レベル (このときBn は"H"レベ ル) の場合には、NAND119の出力およびNORゲ 30 ート102の出力は"H"レベルとなり、インパータ1 05の出力は"L"レベルとなるので、nMOS110 はOFFし、これにより不揮発性メモリトランジスタ1 12のソース電極は開放となる。一方、ノードAがGN **Dレベル (このときBn は"L"レベル) の場合には、** NAND119の出力およびNORゲート102の出力 は" L"レベルとなり、インバータ105の出力は" H"レベルとなるので、nMOS110はONし、これ により不揮発性トランジスタ112のソース電極はGN Dレベルとなる。

【0044】また、内部信号SETが"H"レベル、SETBが"L"レベルなので、pMOS113およびnMOS115はONする。また、内部信号ENが"L"レベル、内部信号ENBが"H"レベルなので、pMOS114およびnMOS116はOFFする。従って、ノードCはノードAに接続され、ノードCに接続された不揮発性メモリトランジスタ112のコントロールゲート電極の電位レベルは、ノードAのレベルと等しくなる。ピットデータBnが"H"レベルの場合には、上述したようにノードAはVPP1レベルとなるので、不揮50

発性メモリトランジスタ112のコントロールゲート電極もVPP1レベルとなる。一方、ピットデータBnが"L"レベルの場合には、上述したようにノードAはGNDレベルとなるので、セルトランジスタ112のコントロールゲート電極もGNDレベルとなる。

【0045】また、内部信号SETおよびENBがとも に" H"レベルなので、NANDゲート103の出力、 従ってnMOS111のゲート電極の電位レベル (イン バータ106の出力レベル) は、Bn のレベルにより決 定される。また、内部信号ENBが"H"レベルなの で、pMOS109は、ヒットデータBn のレベルに関 わらず、常にOFFしている。Bn が"H"レベルの場 合は、NANDゲート103の出力は" L"レベルとな り、インバータ106の出力は"H"レベルとなるの で、nMOS111はONする。また、上述したよう に、ノードAはVPP1レベルなのでpMOS108は OFFである。pMOS108および109がOFF、 nMOS111がONなので、ノードB、従って不揮発 性メモリトランジスタ112のドレイン電極はGNDレ ベルとなる。一方、ヒットデータBn が"L"レベルの 場合は、NANDゲート103の出力は"H"レベルと なり、インパータ106の出力は"L"レベルとなるの で、nMOS111はOFFする。また、上述したよう。 に、ノードAはGNDレベルなのでpMOS108はO Nである。pMOS108がON、pMOS109およ びnMOS110がOFFなので、ノードB、従って不 揮発性メモリトランジスタ112のドレイン電極はVP P1レベルとなる。

【0046】このように、ブロックサイズ設定動作時において、入力されたブロックサイズデータBnが"H"レベルの場合には、不揮発性メモリトランジスタ112のソース電極およびドレイン電極はGNDレベル(0[V])、コントロールゲート電極はVPP1レベル(20[V])となるので、不揮発性メモリトランジスタ112のデータが消去され、すなわち不揮発性メモリトランジスタ112のフローティングゲートに電荷が注入され、不揮発性メモリトランジスタ112のしきい値電圧はデータ消去時のしきい値Vteとなる。

【0047】また、入力されたブロックサイズデータB 40 n が"L"レベルの場合には、不揮発性メモリトランジスタ112のソース電極が開放、コントロールゲート電極がGNDレベル(0[V])、ドレイン電極がVPP 1レベル(20[V])となるので、不揮発性メモリトランジスタ112にデータが書き込まれ、すなわち不揮発性メモリトランジスタ112のフローティングゲートから電子が引き抜かれ、不揮発性メモリトランジスタ112のしきい値電圧はデータ書き込み時のしきい値Vtw(<Vte)となる。以上により、ブロックサイズ設定動作を終了し、ブロックサイズレジスタ14のブロックサイズビットレジスタBSnにブロックサイズデータBn

が不揮発に記憶される。

【0048】次に、データ書き換え動作(データ消去動作およびデータ書き込み動作)を説明する。メモリセルアレイ1のデータを書き換えるには、まず消去対象ブロック内の全ての不揮発性メモリセルのデータを消去し(ブロック消去動作)、次に外部から入力された書き換えデータに応じて所定のメモリセルにデータを書き込む。例えば、論理レベル"1"の書き換えデータとデータ消去された不揮発性メモリセルとを対応させ、論理レベル"0"の書き換えデータに対応する不揮発性メモリ 10 セルにデータを書き込む。

【0049】まず、データ消去動作(ブロック消去動作)を説明する。図9は図1に示す不揮発性半導体メモリにおけるデータ消去動作のタイミングチャートである。図9において、60Hは外部から入出力回路9を介してコマンドレジスタ12に入力されるブロック消去のセットアップコマンドである。また、D0Hはブロック消去の実行コマンドである。図9に示すように、制御信号CLEが"H"レベルになるとともに、ブロック消去セットアップコマンド60Hが入出力回路9に入力され 20る。制御回路13は、制御信号CLEが"H"レベルになると、入出力回路9およびコマンドレジスタ12を制御し、入出力回路9に入力されたブロック消去セットアップコマンド60Hを制御信号/WEの立ち上がりてコマンドレジスタ12に格納させる。

【0050】次に制御信号CLEが"L"レベルに戻 り、外部から制御回路13に入力される制御信号ALE が"H"レベルになるとともに、入出力回路9に外部ア ドレスデータA0 ~A7, A8 ~A15, A16~A20が順 次入力される。制御回路13は、コマンドレジスタ12 に格納されたブロック消去セットアップコマンド60H を認識すると、入出力回路9およびアドレスレジスタ8 を制御し、入出力回路9に入力された外部アドレスデー 夕を制御信号/WEの立ち上がりでアドレスレジスタ8 のアドレスピットレジスタAR0 ~AR20 (図5参照) のアドレスバッファ202 (図7参照) にそれぞれ格納 させる。このとき制御回路13は、外部アドレスデータ A0 ~A7 が入力されている期間では制御信号/WEを アドレスピットレジスタARO ~AR7 に与え、A8 ~ A15が入力されている期間では制御信号/WEをAR8 ~AR15に与え、またA16~A20が入力されている期間 では制御信号/WEをAR16~AR20に与える。

【0051】次に制御信号ALEが"L"レベルに戻り、制御信号CLEが"H"レベルになるとともに、入出力回路9にブロック消去実行コマンドD0Hが入力される。このブロック消去実行コマンドD0Hは、制御信号/Wの立ち上がりでコマンドレジスタ12に格納される。制御回路13は、ブロック消去実行コマンドD0Hを認識すると、ブロックサイズレジスタ14のブロックサイズビットレジスタBSnを内部信号SET,SET 50

B, EN, ENBにより制御し、プロックサイズデータ Bn をアドレスレジスタ 8のアドレスピットレジスタA Rn に出力させるとともに、アドレスピットレジスタA Rn を内部信号EEN, ENにより制御し、内部アドレ スデータEn およびEBn を生成させる。

【0052】以下に、上記のブロック消去の実行におけるブロックサイズピットレジスタBSn およびアドレスピットレジスタARn の動作を図6、図7を用いて説明する。図6のブロックサイズピットレジスタBSn からブロックサイズデータBn を出力させるときには、制御回路13は、内部信号ENを"L"レベルから"H"レベルに変化させ、内部信号ENBを"H"レベルから"L"レベルのまま変化させず、内部信号SETBは"L"レベルのまま変化させない。

【0053】図6において、内部信号SETBが"H"レベルなので、NORゲート101の出力は"L"レベル、ノードAはVPP1レベルとなり、pMOSトランジスタ18はOFFしている。また、内部信号ENが"H"レベルなので、NORゲート102の出力が"L"レベル、インバータ105の出力が"H"レベルとなり、nMOSトランジスタ110はONしている。従って、不揮発性メモリトランジスタ112のソース電極はGNDレベルとなる。

【0054】また、内部信号SETが"L"レベル、SETBが"H"レベルなので、pMOS113およびnMOS115はOFFする。また、内部信号ENが"H"レベル、内部信号ENBが"L"レベルなので、pMOS114およびnMOS116はONする。従って、ノードCに接続する不揮発性メモリトランジスタ112のコントロールゲート電極には、センス電圧VPP2(例えば2[V])が印加される。

【0055】また、内部信号SETおよびENBがともに"L"レベルになので、NANDゲート103の出力は"H"レベルとなり、インバータ106の出力は"L"レベルとなるので、nMOS111はOFFしている。またpMOSトランジスタ109はONしており、不揮発性メモリトランジスタ112に対する負荷トランジスタ(プルアップトランジスタ)となる。

【0056】このようにブロックサイズデータBnの出力時においては、不揮発性メモリトランジスタ112のソース電極はGNDレベル(0[V])となり、コントロールゲート電極はセンス電圧VPP2レベル(2[V])となる。不揮発性メモリトランジスタ112には、上記ブロックサイズ設定動作において、入力されたブロックサイズデータBnが記憶されている。上記ブロックサイズ設定動作のときに、"H"レベルのBnを記憶した不揮発性メモリトランジスタ112のしきい値電圧は、センス電圧VPP2よりも大きいVteとなっている。また、上記ブロックサイズ設定動作のときに、"

L"レベルのBn を記憶した不揮発性メモリトランジス タ112のしきい値電圧は、センス電圧VPP2よりも 小さいVtwとなっている。従って、ブロックサイズ設定 動作時に"H"レベルのBn を記憶した不揮発性メモリ トランジスタ112は、ブロックサイズデータの出力時 にOFFし、またブロックサイズ設定動作時に"L"レ ベルのBn を記憶した不揮発性メモリトランジスタ11 2は、ブロックサイズデータの出力時にONする。

【0057】ノードBの電位は不揮発性メモリトランジ スタ112がOFFであるかONであるかにより決定さ 10 れる。不揮発性メモリトランジスタ112がOFFの場 合は、ノードBは"H"レベルとなり、インバータ11 8 が出力するプロックサイズデータ Bn は"L"レベル となる。また、不揮発性メモリトランジスタ112か〇 Nの場合は、ノードBは"L"レベルとなり、インバー タ118が出力するプロックサイズデータ Bn は"H" . こうかんがま ... レベルとなる。

【0058】なお、図6に示すプロックサイズレジスタ BSn は、内部信号SETおよびENがともに"L"レ ベルであり、内部信号SETBおよびENBがともに"20 H"レベルのときには、出力停止となり、インバータ 1 18の出力端子は、不揮発性メモリトランジスタ112 のしきい値電圧に関わらず"L"レベルとなる。

【0059】図7のアドレスピットレジスタARn によ りブロック消去のための内部アドレスデータ En および EBn を生成させるときには、制御回路13は、内部信 号EENおよびENをともに"L"レベルから"H"レ ベルに変化させる。図7において、プロックサイズビッ トレジスタBSn から出力されたブロックサイズデータ Bn は、アドレスピットレジスタARn のANDゲート 201に入力される。このとき、アドレスパッファ20 2には、既に外部アドレスデータ An が格納されてお り、アドレスバッファ 2 0 2 は外部アドレスデータ An をORゲート203およびインパータ207に出力して いる。

【0060】内部信号EENが"H"レベルなので、A NDゲート201の出力レベルは、入力されるブロック サイズデータBn のレベルにより決定される。Bn が" H"レベルの場合は、ANDゲート201の出力は" H"レベルとなり、またBn が"L"レベルの場合は、 ANDケート201の出力は" L"レベルとなる。

【0061】また、ORゲート203の出力レベルは、 ANDゲート201の出力が" H"レベルであれば、外 部アドレスデータAn に関わらず"H"レベルとなり、 またANDゲート201の出力が" L" レベルであれ ば、外部アドレスデータAn と同じになる。また、OR ゲート204の出力レベルは、ANDゲート201の出 力が"H"レベルであれば、外部アドレスデータAn に 関わらず" H"レベルとなり、またANDゲート201 の出力が" L" レベルであれば、インバータ 2 0 7 によ 50 ビットペアの中にx個の非排他的ビットペアがある場合

り外部アドレスデータAn の反転レベルとなる。

【0062】また、内部信号ENが"H"レベルなの で、ANDゲート205はORゲート203の出力レベ ルを内部アドレスデータ En として出力し、またAND ゲート206はORゲート204の出力レベルを内部ア ドレスデータEBn として出力する。

【0063】このように、アドレスピットレジスタAR n は、プロック消去動作においては、プロックサイズデ ータBn が"L"レベルの場合には、外部アドレスデー タAn と同じレベルの内部アドレスデータEn 、および 外部アドレスデータ An の反転レベルの内部アドレスデ ータEBn を出力する。また、アドレスピットレジスタ ARn は、ブロックサイズデータBn が"H"レベルの 場合には、外部アドレスデータ An のレベルに関わら ず、"H"レベルの内部アドレスデータEn およびEB n を出力する。内部アドレスデータEO ~E11, EBO ~EB11はメモリセルアレイ1のカラム側を選択するた めのカラムアドレスデータとしてカラムデコーダ6に転 送され、また内部アドレスデータ E12~ E20, EB12~ EB20はメモリセルアレイ1のロー側を選択するための ローアドレスデータとしてローデコーダ2に転送される。 보고생각하. る。

【0064】ローデコーダ2に入力される同じ添え字の カラムアドレスデータEとEBからなる9個のビットペ アにおいて、EBがEの反転データであるものを排他的 **ビットペア、EおよびEBがともに論理レベル" 1"** (ここでは"H"レベル)であるものを非排他的ピット ペアと称するもとすると、ローデコーダ2は、入力され たヒットペアが全て排他的ヒットペアである場合には、 メモリセルアレイ1のQ個のロー (行) から、ローアド レスデータに対応する1個のロー (行)を選択する。こ れにより、データ消去動作においてメモリセルアレイ1 はロー側でQ分割されることとなり、ブロックのロー側 サイズは1行となる、また、9個のビットペアの中に非 排他的ヒットペアが1個ある場合には、ローアドレスデ ータに対応する2個のロー (行)を同時選択する。これ により、メモリセルアレイ1はロー側でQ/2分割され ることとなり、プロックのロー側サイズは2行となる。 同様に、9個のピットデータペアが全て非排他的ピット 40 ペアである場合には、メモリセルアレイ1のQ個のロー (行) を全て同時選択する。これにより、メモリセルア レイ1はロー側では分割されず、ブロックのロー側サイ ズはQ行となる。

【0065】すなわち、ローデコーダ2に入力されるロ ーアドレスデータの中にy個の非排他的ピットペアがあ る場合には、メモリセルアレイ1はロー側でQ/2 ′(=2′′′′′)分割され、ブロックのロー側サイズは2 '行となる。また、ローデコーダ2と同様に、カラムデ・ コーダ6に入力されるカラムアドレスデータの21個の

信号CLEが"H"レベルになると、入出力回路9およ びコマンドレジスタ12を制御し、入出力回路9に入力 されたデータ書き込みセットアップコマンドをコマンド レジスタ12に格納させる。 【0069】次に制御信号CLEが"L"レベルに戻

には、カラムデコーダ6はメモリセルアレイ1のP個の カラム (列) から、カラムアドレスデータに対応する2 '個の列を同時選択し、これによりメモリセルアレイ1 はカラム側でP/2'(=2(11-11))分割され、プロッ クのカラム側サイズは2'列となる。従って、カラムア ドレスデータおよびローアドレスデータにおける非排他 的ヒットペアの個数がそれぞれ来個、y個である場合に は、メモリセルアレイ1は (P×Q) / 21111 分割さ れ、ブロックのサイズは、2'行、2'列の2'''」個の メモリセルユニットMU (図2参照) となり、従って2 10 「・・・」 バイトとなる。 ローアドレスデータおよびカラム アドレスデータにおける非排他的ピットペアの個数は、 プロックサイズレジスタ14がアドレスレジスタ8に出 力するブロックサイズデータにおける論理レベル"1" ("H"レベル)のビット個数により決まる。

り、外部から制御回路13に入力される制御信号ALE が"H"レベルになるとともに、入出力回路9に外部ア ドレスデータA0 ~A20、および1パイトの書き換えデ ータが入力される。この書き換えデータのビットデータ をD0~D7と表記する。制御回路13は、コマンドレ ジスタ12に格納されたデータ書き込みセットアップコ マンドを認識すると、入出力回路9、アドレスレジスター 8、およびデータ入出力回路5を制御し、入出力回路9%% に入力された外部アドレスデータをアドレスレジスタ 8 のアドレスピットレジスタARO ~AR20 (図5参照) (図5参照) のアドレスバッファ202 (図7参照) にそれぞれ格納 させ、また入出力回路9に入力された書き換えデータD 🔩 0 ~D7 をデータ入出力回路5 に転送させる。 193 (193)

【0066】カラムデコーダ6は、入力されたカラムア ドレスデータE0 ~E11, EB0 ~EB11に基づいて選 択した2'個のカラム(列)に対応するピットライン群 BLG、センスラインSL、接地制御ラインGL (それ ぞれ図2および図3参照) に対し、ビットライン群BL 20 GのピットラインBL0 ~BL7 (図3参照)を接地電 源GNDに接続し、センスラインSLおよび接地制御ラ インGLに高電圧VPP1 (20 [V]) を印加する。 また、ローデコーダ2は、入力されたローアドレスデー **夕E12~E20、EB12~EB20に基づいて選択した 2** 個のロー (行) に対応するワードラインWL (図2およ び図3参照) に高電圧VPP1 (20 [V]) を印加す る。これにより、内部アドレスデータEO~E20, EB 0 ~EB20に基づいて選択された消去ブロック内の 2 「「Tital」個のメモリセルユニットMU内の不揮発性メモリー トランジスタTM0~TM7 (図3参照) は全てデータ 消去される。

【0070】次に制御信号CLEが"H"レベルになる。 とともに、入出力回路9にデータ書き込み実行コマンド が入力される。このデータ書き込み実行コマンドはコマ ンドレジスタ12に格納される。制御回路13は、デー 夕書き込み実行コマンドを認識すると、アドレスレジス タ8のアドレスピットレジスタARn を内部信号EE N,ENにより制御し、データ書き込みのための内部ア ドレスデータEn およびEBn を生成させる。

【0067】例えば、ブロックサイズ設定動作時に、カ ラムアドレスデータに対するプロックサイズデータB0 ~B11が全て論理レベル"1"に設定されており、また ローアドレスデータに対するブロックサイズデータB12 ~B19が論理レベル"0"、B20が論理レベル"1"に **設定されている場合には、メモリセルアレイ1は、ロー** 側が256分割されて256個のブロックに分割され、 ブロックのサイズは2×4096個のメモリセルユニッ 40 ト (2×4096バイト) となる。 そして、ブロック消 去動作時に、外部アドレスデータA0 ~A20を1回入力 することにより、256個のブロックの中から1個の消 去対象ブロックが選択され、この消去対象ブロック内の 2×4096個のメモリセルユニットMUのデータが一 括消去される。

【0071】図7のアドレスピットレジスタARn によ りデータ書き込みのための内部アドレスデータ En およ びEBn を生成させるときには、制御回路13は、内部 信号ENを"L"レベルから"H"レベルに変化させ、 内部信号EENを"L"レベルのまま変化させない。こ のとき、アドレスバッファ202には、既に外部アドレ スデータAn が格納されており、アドレスバッファ20 2は外部アドレスデータAn をORゲート203および インバータ207に出力している。また、内部信号EE Nが" L"レベルなので、ANDゲート201の出力レ ベルは"L"レベルとなる。従って、ORゲート203 の出力レベルは、外部アドレスデータAn と同じレベル となり、またORゲート204の出力レベルは、外部ア ドレスデータAn の反転レベルとなる。

【0068】次に、データ書き込み動作を説明する。デ ータ書き込み動作時には、制御信号CLEが"H"レベ ルになるとともに、データ書き込みセットアップコマン ドが入出力回路9に入力される。制御回路13は、制御 50 データAn の反転レベルの内部アドレスデータEBn を

【0072】また、内部信号ENが"H"レベルなの で、ANDゲート205はORゲート203の出力レベ ルを内部アドレスデータEn として出力し、またAND ゲート206はORゲート204の出力レベルを内部ア ドレスデータEBn として出力する。

【0073】このように、アドレスピットレジスタAR n は、ブロックサイズデータ Bn に関わらず、データ書 き込み動作においては、外部アドレスデータ An と同じ レベルの内部アドレスデータ En 、および外部アドレス

出力する。従って、生成された内部アドレスデータの21個のビットペア(同じ添え字のEとEBからなるペア)は、全て排他的ビットペアとなり、ローデコーダ2およびカラムデコーダ6はメモリセルアレイ1の1個のメモリセルユニットMU(図2参照)を選択する。

【0074】カラムデコーダ6は、入力されたカラムア ドレスデータE0~E11, EB0~EB11に基づいて選 択した1個のカラム(列)に対応するセンスラインS L、接地制御ラインGL (それぞれ図2および図3参 照) に対し、センスラインSLおよび接地制御ラインG 10 Lを接地電源GNDに接続する。また、上記選択した1 個のカラム (列) に対応するビットライン群BLGのビ ットラインBL0~BL7において、入出力回路9を介 してデータ入出力回路5に入力された書き換えデータD 0~D7の論理レベル"0"のピットに対応するピット **ラインBLに高電圧VPP1 (20 [V]) を印加す** る。また、ローデコーダ2は、入力されたローアドレス データE12~E20, EB12~EB20に基づいて選択した 1個のロー (行) に対応するワードラインWL (図2お よび図3参照) に高電圧VPP1 (20 [V]) を印加 20 する。これにより、内部アドレスデータEO ~E2O, E B0 ~E B20に基づいて選択された 1 個のメモリセルユ ニットMU内の不揮発性メモリトランジスタTMO ~T M7 (図3参照)の中の、書き換えデータの論理レベ ル"0"のピットに対応する不揮発性メモリトランジス タTMにデータが書き込まれる。このようにしてメモリ セルユニット (1パイト) ごとに順次データを書き込

【0075】以上のように本発明の実施の形態1の不揮 発性半導体メモリによれば、ブロックサイズデータをブ 30 ロックサイズレジスタ14(プロックサイズ記憶手段) に予め記憶しておき、アドレスレジスタ8 (プロック設 定手段) により、上記のプロックサイズデータに基づい てプロックサイズを設定するとともに、外部アドレスデ ータに基づいて消去対象プロックを指定し、さらに更新 手段(入出力回路9および制御回路13)により、外部 から入力されたプロックサイズデータをプロックサイズ レジスタ14に記憶させるようにしたことにより、取り 扱うデータのサイズに合わせてデータ消去動作時のプロ ックサイズを外部から設定することができ、これにより 40 1度の入力でデータ消去が可能となるので、データ入力 時間を短縮できる。また、消去対象ブロック外の不揮発 性メモリセルを書き換えないので、不揮発性メモリセル の寿命を長くすることができる。

【0076】なお、ブロックサイズビットレジスタBSnは、必ずしも全てのアドレスピットレジスタAR12~AR20に対して設けなくても良い。例えば、カラムアドレスデータを生成するアドレスピットレジスタAR0~AR11に対するブロックサイズビットレジスタBS0~BS11を削除し、ブロックサイズデータをB12~B20か 50

らなる9ピットデータとし、さらにアドレスピットレジスタAR0 ~AR11として、図10に示す内部構成のアドレスピットレジスタを用いれば良い。図10に示すアドレスピットレジスタは、図7において、ANDゲート201を削除し、内部信号EENを直接ORゲート203および204の第2入力端子に入力するようにしたものである。この場合には、メモリセルアレイ1のカラム側はブロック分割されることはなく、メモリセルアレイ1は最大で512分割される。

24

【0077】また、上記実施の形態1においては、アドレスレジスタの出力をブロックサイズデータに基づいて制御したが、ローデコーダ2およびカラムデコーダ6の出力をブロックサイズデータに基づいて制御するようにしても良い。

【0078】また、上記実施の形態1においてはブロックサイズピットレジスタを不揮発性の記憶素子により構成したが、揮発性の記憶素子を用いても良い。この場合には、電源投入時にブロックサイズ設定動作を実行するか、あるいはブロック消去動作の実行前にブロックサイズ設定動作を実行するようにすれば良い。

【0079】実施の形態2

図11は本発明の実施の形態2の不揮発性半導体メモリ の構成を示すブロック図である。図11の不揮発性半導 体メモリは、メモリセルアレイ1と、ローデコーダ2 と、データ入出力回路5と、カラムデコーダ6と、アド レスレジスタ21(ブロック設定手段)と、入出力回路 9と、高電圧発生回路10と、コマンドレジスタ12 と、制御回路13と、ブロックサイズレジスタ14 (ブ ロックサイズ記憶手段)とを有する。すなわち、実施の 形態2の不揮発性半導体メモリは、上記実施の形態1の **不揮発性半導体において、メモリアドレスレジスタ8を** アドレスレジスタ21としたものである。アドレスレジ スタ21は、21個のアドレスピットレジスタAW0 ~ AW20により構成される。アドレスピットレジスタAW n (nは0から20までの任意の整数)は、内部アドレ スデータEn, EBn を生成する。アドレスピットレジ スタAWO ~AW20の内部構成は同一である。また、ブ ロックサイズレジスタ14とアドレスレジスタ21の接 続関係は、図5において、アドレスピットレジスタAR 0 ~AR20をアドレスピットレジスタAW0 ~AW20と したものである。

【0080】図12はアドレスレジスタ21のアドレス ピットレジスタAWn の内部構成を示す回路図である。 アドレスピットレジスタAWn は、アドレスパッファ2 02と、ラッチ回路301と、NANDゲート302 と、インパータ303,304,305と、ANDゲート306、307,308,309と、ORゲート31 0,311,312、313とを有する。

【0081】ORゲート310の第1入力端子はアドレスパッファ202の出力端子に接続されており、第2入

力端子にはブロックサイズビットレジスタBSn からブ ロックサイズデータ Bn が入力される。また、ORゲー ト311の第1入力端子はインバータ304を介してア ドレスパッファ202の出力端子に接続されており、第 2入力端子にはブロックサイズデータ Bn が入力され る。また、ANDゲート306の第1入力端子はORゲー ート310の出力端子に接続され、第2入力端子には制 御回路13から内部信号EENが入力される。また、A NDゲート307の第1入力端子はORゲート311の 出力端子に接続され、第2入力端子には内部信号EEN 10 が入力される。

【0082】NANDゲート302の第1入力端子に は、インバータ303を介してブロックサイズデータB n が入力され、またNANDゲート302の第2入力端 子には制御回路13からの内部信号LATが入力され る。また、ラッチ回路301は、アドレスバッファ20 2の出力端子に接続さた入力端子 I Nと、NANDゲー ト302の出力端子に接続されたラッチ制御端子CON Tと、内部信号ENが入力されるラッチイネーブル端子 LENと、出力端子OUTとを有する。また、ANDゲ ート308の第1入力端子はラッチ回路301の出力端 子OUTに接続され、第2入力端子には制御回路13か ら内部信号WENが入力される。また、ANDゲート3 09の第1入力端子はインバータ305を介してラッチ 回路301の出力端子OUTに接続され、第2入力端子 には内部信号WENが入力される。

【0083】ORゲート312の第1入力端子はAND ゲート306の出力端子に接続され、ORゲート312 の第2入力端子はANDゲート308の出力端子に接続 され、ORゲート312の出力端子は内部アドレスデー 30 夕En の出力端子となる。また、ORゲート313の第 1入力端子はANDゲート307の出力端子に接続さ れ、ORゲート313の第2入力端子はANDゲート3 09の出力端子に接続され、ORゲート313の出力端 子は内部アドレスデータ En の出力端子となる。

【0084】図13はラッチ回路301の内部構成を示 す回路図である。図13においてラッチ回路301は、 nMOSトランジスタ351, 352と、pMOSトラ ンジスタ353, 354と、インバータ355, 35 6,357と、NANDゲート358とを有する。nM 40 OS351およびpMOS354のゲート電極は端子C ONTに接続され、またnMOS352およびpMOS 353のゲート電極はインバータ355を介して端子C ONTに接続されている。nMOS351のドレイン電 極およびpMOS353のソース電極は端子INに接続 されている。nMOS352のドレイン電極およびpM OS354のソース電極はNANDゲート358の出力 端子に接続されている。nMOS351および353の ソース電極と、pMOS353および354のドレイン 電極と、インバータ356の入力端子とは、ともにノー 50

ドDに接続されている。インバータ356の出力端子 と、インバータ357の入力端子と、NANDゲート3. 58の第1入力端子とは、ともにノードEに接続されて いる。NANDゲート358の第2入力端子は、内部信 号ENが入力される端子LENに接続されている。イン バータ357の出力端子は端子OUTに接続されてい

【0085】次に、図11の不揮発性半導体メモリの動 作を説明する。図11の不揮発性半導体メモリの動作と しては、ブロックサイズ設定動作、データ消去動作およ びデータ書き込み動作からなるデータ書き換え動作、お よびデータ読み出し動作がある。ブロックサイズ設定動 作およびデータ読み出し動作は上記実施の形態1と同様 なので説明を省略し、ここではデータ書き換え動作を説 明する。図11の不揮発性半導体メモリは、データ書き 換えをブロック単位で実施する。すなわち、上記実施の 形態1と同様に消去対象ブロックを選択し、ブロック単 位でデータを消去し (ブロック消去動作)、そのあとこ の消去対象ブロックを書き込み対象ブロックとして選択と し、ブロック単位でデータを書き込む (ブロック書き込む) み動作)。従ってデータ書き換え動作において、消去対 象ブロックと書き込み対象ブロックとは同一ブロックが 選択される。書き換え動作において選択されるブロック を書き換え対象ブロックと称する。ブロック書き込み動 作においては、ここでは、書き換え対象ブロック内のメ モリセルユニットを選択するためのアドレスデータと、フ このアドレスデータにより選択されるメモリセルユニッ トに対する書き換えデータとを、実行コマンドで区切ら ずに連続的に外部から順次に入力し、消去対象ブロック 内の全てのメモリセルユニットに順次データを書き込む ものとする。また、図11の不揮発性半導体メモリは、 書き換え対象ブロック以外に誤ってデータ書き込みをし ないように、誤書き込みを防止する機能を有する。

【0086】以下に、データ書き換え動作(データ消去 動作およびデータ書き込み動作)を説明する。まず、デ ータ消去動作 (ブロック消去動作) を説明する。上記実 施の形態1と同様に、制御回路13は、入出力回路9お よびコマンドレジスタ12を制御し、入出力回路9に入 力されたブロック消去セットアップコマンドをコマンド レジスタ12に格納させ、このブロック消去セットアッ プコマンド66Hを認識すると、入出力回路9およびア ドレスレジスタ8を制御し、入出力回路9に入力された 外部アドレスデータをアドレスレジスタ21のアドレス ピットレジスタAW0 ~AW20のアドレスパッファ20 2 (図12参照) にそれぞれ格納させる。

【0087】次に制御回路13は、入出力回路9に入力 されたブロック消去実行コマンドをコマンドレジスタ1 2に格納させ、このブロック消去実行コマンドを認識す ると、ブロックサイズレジスタ14のブロックサイズビ ットレジスタBSn を内部信号SET, SETB, E

法 化二丁基 编译 医二化二氏试验 直向试验证

N, ENBにより制御し、ブロックサイズデータBn をアドレスレジスタ21のアドレスピットレジスタAWn に出力させるとともに、アドレスピットレジスタAWn を内部信号EEN, WEN, EN, LATにより制御し、消去ブロックを選択するための内部アドレスデータEn およびEBn を生成させる。

【0088】以下に、上記のブロック消去の実行におけ るアドレスピットレジスタARn の動作を図12、図1 3を用いて説明する。プロックサイズピットレジスタB Sn (図6参照) からブロックサイズデータ Bn を出力 させ、図12のアドレスピットレジスタAWn によりブ ロック消去のための内部アドレスデータ En およびEB n を生成させるときには、制御回路13は、内部信号E NおよびEENを" L"レベルから" H"レベルに変化 させ、内部信号ENBを"H"レベルから"L"レベル に変化させる。また、内部信号ENを"H"レベルに変 化させ、プロックサイズビットレジスタBSn からプロー ックサイズデータ Bn が出力されてから、内部信号 LA Tを"L"レベルから"H"レベルに変化させる。な お、内部信号ENおよびLATはブロック消去動作が終 20 了し、そのあとにプロック書き込み動作が終了するま で、"H"に保持される。また、このブロック消去動作 においては、内部信号SETおよびWENは、"L"レ ベルのままであり、内部信号SETBは"H"レベルの ままである。

【0089】図12において、内部信号ENが"H"レベルとなることによりブロックサイズピットレジスタBSnから出力されたブロックサイズデータBnは、アドレスピットレジスタAWnのORゲート310および311に入力され、またインバータ303を介してNAN30Dゲート302に入力される。このとき、アドレスバッファ202には、既に外部アドレスデータAnが格納されており、この外部アドレスデータAnはORゲート310に入力され、またインバータ304を介してORゲート311に入力される。

【0090】ORゲート310および311は、入力されるプロックサイズデータBn が"H"レベルの場合は、ともに"H"レベルを出力し、またBn が"L"レベルの場合は、ORゲート310の出力レベルは外部アドレスデータAn と同じレベルとなり、ORゲート311の出力レベルはAn の反転レベルとなる。

ト201の出力が"L"レベルであれば、インバータ2 07によりAn の反転レベルとなる。

28

【0092】また、内部信号EENが"H"レベルなの で、ANDゲート306はORゲート310からの入力 レベルをそのまま出力し、ANDゲート307はORゲー ート311からの入力レベルをそのまま出力する。ま た、内部信号WENが"L"レベルなので、ANDゲー ト308および309の出力は"L"レベルとなる。こ れにより、ORゲート312はANDゲート306の出 10 カレベルを内部アドレスデータ En として出力し、また ORゲート313はANDゲート307の出力レベルを 内部アドレスデータEBn として出力する。従って、ア ドレスピットレジスタ A Wn は、ブロックサイズデータ Bn が"H"レベルの場合には、内部アドレスデータE n およびEBn をともに"H"レベルとし、またブロッ クサイズデータ Bn が"L"レベルの場合には、内部ア ドレスデータ En を外部アドレスデータ An と同じレベー! ル、EBn をAn の反転レベルとする。 1996年1月3日本

【0093】また、内部信号LATが"L"であるときには、NANDゲート302の出力は"H"レベルであり、従って図13に内部構成を示すラッチ回路301の端子CONTは"H"レベルである。このとき、ラッチ回路301において、nMOS351およびpMOS353はONしており、nMOS352およびpMOS354はOFFしている。従ってラッチ回路301は、アドレスパッファ202から端子INに入力されるデータをインパータ356および357を介して端子OUTに出力する。また、内部信号ENが"H"レベルなので、NANDゲート358はノードEの反転レベルを出力している。

【0094】制御回路13は、上記のブロック消去動作 において、NANDゲート302にインバータ303を 介してブロックサイズデータBn が入力されたあとに、 内部信号LATを"L"レベルから"H"レベルに変化。 させる。内部信号LATが"H"レベルに変化すると、 NANDゲート302の出力従ってラッチ回路301の 端子CONTはブロックサイズデータBn と同じレベル となる。ラッチ回路301は、プロックサイズデータB n が"H"レベルの場合には、内部信号LATが"L" レベルであったときのままであるが、ブロックサイズデ ータBn が"L"レベルの場合には(端子CNTが" L"に変化した場合には)、端子INに入力されている ブロック消去のための外部アドレスデータ An をラッチ する。すなわち、ラッチ回路301において、端子CO NTが"L"レベルになると、nMOS351およびp MOS353はOFFし、nMOS352およびpMO S354はONする。これにより、ノードDは、端子I Nから切り離され、NANDゲート302の出力端子に 接続される。従って、ノードEは外部アドレスデータA

はAn と同じレベルに固定される。内部信号ENおよびLATは、ブロック書き込み動作が終了するまで"H"レベルに保持されるので、ブロックサイズデータBnが"L"レベルの場合には、ラッチ回路301の出力端子OUTは、ブロック書き込み動作が終了するまで、ブロック消去のための外部アドレスデータAn に固定される。

【0095】ローデコーダ2およびカラムデコーダ6は、上記実施の形態1と同様に、アドレスレジスタ21により生成された内部アドレスデータE0~E20, EB 100~EB20によりそのサイズおよび不揮発性メモリセル1における位置が指定されたブロックを選択し、選択したブロック内の全ての不揮発性メモリトランジスタのデータを消去する。

【0096】次に、データ書き込み動作を説明する。データ書き込み動作時には、まず制御信号CLEが"H"レベルになるとともに、データ書き込み開始コマンドが入出力回路9に入力される。制御回路13は、制御信号CLEが"H"レベルになると、入出力回路9およびコマンドレジスタ12を制御し、入出力回路9に入力され 20たデータ書き込みセットアップコマンドをコマンドレジスタ12に格納させる。制御回路13は、コマンドレジスタ12に格納されたデータ書き込みセットアップコマンドを認識すると、入出力回路9、ブロックサイズレジスタ14、アドレスレジスタ21、およびデータ入出力回路5の制御を開始する。

【0097】次に制御信号CLEが"L"レベルに戻 り、制御信号ALEが"H"レベルになるとともに、入 出力回路9に、書き換え対象ブロック内のメモリセルユ ニットMUを選択するための外部アドレスデータA0~ 30 A20と、このメモリセルユニットMUに対する1バイト の書き換えデータ D0 ~ D7 とが交互に、ブロック内の メモリセルユニットMUの個数分だけ連続的に順次入力。 される。プロックサイズが211111パイト(21111個の メモリセルユニットMU)であり、書き換え対象ブロッ クが、メモリセルユニットMU(0,0) とMU(2',2') を 対角とする方形領域であるものとすると、例えば、まず メモリセルユニットMU(0.0) を選択するためのアドレ スデータが入力され、続いてメモリセルユニットMU (0,0) に対する書き換えデータが入力され、以下それぞ 40 れのメモリセルユニットMUに対するアドレスデータと 書き換えデータとが交互に入力され、最後にMU(2', 2') に対する書き換えデータが入力され、合計で2 「**・」個の外部アドレスデータと、2「**」バイトの書き 換えデータとが連続的に入力される。

【0098】制御回路13は、入出力回路9、アドレスレジスタ21、およびデータ入出力回路5を制御し、入出力回路9に入力された外部アドレスデータA0~A20をアドレスレジスタ21のアドレスピットレジスタAW0~AW20のアドレスパッファ202(図12参照)

に順次格納させ、また書き換えデータDO ~D7 をデータ入出力回路5に転送させる。さらに、ローデコーダ2 およびカラムデコーダ6を制御し、書き換えた対象プロック内のメモリセルユニットMUに順次データを書き込ませる。

【0099】図12のアドレスピットレジスタAWnによりデータ書き込みのための内部アドレスデータEnおよびEBnを生成させるときには、制御回路13は、内部信号WENを"L"レベルから"H"レベルに変化させる。なお、内部信号EENはブロック消去動作の終了とともに"L"レベルに戻り、ブロック書き込み動作においては"L"レベルのままである。また、内部信号ENおよびLATは、ブロック消去動作時から引き続き、"H"に保持される。

【0100】内部信号EENが"L"レベルなので、ANDゲート306および307の出力は、ともに"L"レベルである。また、内部信号WENが"H"レベルなので、ANDゲート308はラッチ回路301の出力と同じレベルを出力し、ANDゲート308はラッチ回路301の出力の反転レベルを出力する。従って、ORゲート312はラッチ回路301の出力レベルを内部アドレスデータEnとして出力し、またORゲート312はラッチ回路301の出力の反転レベルを内部アドレスデータEBnとして出力する。

【0101】ところで、対応するブロックサイズデータートのでは、大のでは、対応するブロックサイズデータートのでは、大のブロック消去動作時にアドレスパッファ202から端子INに入力された、データ消去のための外部アドレスデータートのでは、対応するブロックサイズデータートのでは、対応するブロックサイズデーターのでは、対応するブロックサイズデーターのでは、対応するブロックサイズデーターのでは、対応するブロックサイズデーターのでは、対応するブロックサイズデーターのでは、対応するブロックサイズデーターのでは、対応するでは、アドレスパッファ202から端子INに入力される、データーをは、対応するの外部アドレスデーターのでは、アドレスパッファ202から端子INに入力される、データーをは、対応では、対応するのの外部アドレスデーターのでは、対応するのでは、対応するのでは、対応するのでは、対応するのでは、対応するのでは、対応するのでは、対応するのでは、対応するのでは、対応するが対応する。

【0102】従って、アドレスピットレジスタHAWn は、入出力回路9を介して外部から順次入力され、アドレスパッファ202に順次保持される外部アドレスデー40 夕wAn を内部アドレスデータwEn (データ書き込みのためのEn)として出力し、wAn の反転レベルを内部アドレスデータwEBn (データ書き込みのためのEBn)として出力する。一方、アドレスピットレジスタしAWnは、アドレスパッファ202に順次保持される外部アドレスデータwAn に関わらず、ブロック消去動作時にラッチした外部アドレスデータeAn を内部アドレスデータwEnとして出力し、APnの反転レベルを内部アドレスデータwEnとして出力し、APnの反転レベルを内部アドレスデータwEnとして出力する。アドレスピットレジスタLAWnから出力される内部アドレスデータwEnおよびwEBnのレベルは固定され、ブロッ

1. 1841年 - 1951年 - 1954年 - 195

ク消去動作時と同じものとなる。すなわち、ブロックサイズレジスタ21は消去対象ブロックとして設定したブロックを一時的に記憶し、このブロックを書き込み対象ブロックとして設定することにより、書き換え対象ブロックを設定し、アドレスピットレジスタHAWnから出力される内部アドレスデータwEnおよびwEBnのレベルのみが、外部アドレスデータwAnのレベル変化に応じて変化する。

【0103】ブロック消去動作において"L"レベルであった内部アドレスデータは、ブロック書き込み動作に10おいて"L"レベルに固定されるので、ブロック書き込み動作においては、データ書き換え対象ブロック内のメモリセルユニットMUのみが選択され、もしもデータ書き換え対象ブロック外のメモリセルユニットMUを指定する誤った外部アドレスデータwA0~wA20が入力された場合にも、データ書き換え対象ブロック外のメモリセルユニットMUが選択されることはなく、従ってデータ書き換え対象ブロック外のメモリセルユニットMUに誤ってデータが書き込まれることはない。

【0104】以上のように本発明の実施の形態2の不揮 20 発性半導体メモリによれば、ブロックサイズデータをブ ロックサイズレジスタ21(プロックサイズ記憶手段) に予め記憶しておき、アドレスレジスタ12(ブロック 設定手段) により、上記のブロックサイズデータに基づ いてプロックサイズを設定するとともに、外部アドレス データに基づいて書き換え対象ブロックを指定し、さら に更新手段(入出力回路9および制御回路13)によ り、外部から入力されたプロックサイズデータをブロッ クサイズレジスタ14に記憶させるようにしたことによ り、取り扱うデータのサイズに合わせてデータ書き換え 30 動作時のブロックサイズを外部から設定することがで き、これにより簡単な入力でデータ書き換えが可能とな るので、データ入力時間をさらに短縮できる。また、書 き換え対象プロック外の不揮発性メモリセルを書き換え ないので、不揮発性メモリセルの寿命を長くすることが できる。さらに、消去対象ブロックを指定した内部アド レスデータをアドレスレジスタ8に一時的に記憶し、デ ータ書き込み動作時に誤った外部アドレスデータが入力 されても、書き込み対象プロック内のメモリセルユニッ トを指定するようにしたことにより、書き換え対象プロ 40 ック以外のブロックにデータが誤書き込みされることを 防止できる。

[0105]

【発明の効果】以上説明したように本発明の不揮発性半 導体記憶装置によれば、ブロックサイズデータをブロッ クサイズ記憶手段に予め記憶しておき、ブロック設定手 段により、上記のブロックサイズデータに基づいてブロ ックサイズを設定するようにしたことにより、簡単な入 力でデータ書き換えが可能となるので、データ入力時間 を短縮できることができるという効果がある。また、対象ブロック外の不揮発性メモリセルを書き換えないので、不揮発性メモリセルの寿命を長くすることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態1の不揮発性半導体メモリの構成を示すプロック図である。

【図2】本発明の実施の形態1におけるメモリセルアレイの内部構成を示すプロック図である。

【図3】本発明の実施の形態1におけるメモリセルアレイを構成するメモリセルユニットの内部構成を示す回路図である。

【図4】本発明の実施の形態1におけるメモリセルユニットを構成する不揮発性メモリトランジスタの動作を説明するための図である。

【図5】本発明の実施の形態1におけるブロックサイズ レジスタおよびアドレスレジスタの内部構成および接続 関係を示すブロック図である。

【図6】本発明の実施の形態1におけるブロックサイズ レジスタを構成するブロックサイズピットレジスタの内 部構成を示す回路図である。

【図7】本発明の実施の形態1におけるアドレスレジスタを構成するアドレスピットレジスタの内部構成を示す回路図である。

【図8】本発明の実施の形態1におけるブロックサイズ 設定動作のタイミングチャートである。

【図9】本発明の実施の形態1におけるブロック消去動作のタイミングチャートである。

【図10】本発明の実施の形態1における他のアドレス ヒットレジスタの内部構成を示す回路図である。

【図11】本発明の実施の形態2の不揮発性半導体メモリの構成を示すプロック図である。

【図12】本発明の実施の形態2におけるアドレスレジスタを構成するアドレスピットレジスタの内部構成を示す回路図である。

【図13】本発明の実施の形態2におけるアドレスピットレジスタを構成するラッチ回路の内部構成を示す回路 図である。

【図14】従来の不揮発性半導体メモリの構成を示すブロック図である。


【図15】従来の不揮発性半導体メモリにおけるマルチブロック消去動作のタイミングチャートである。

【符号の説明】

1 メモリセルアレイ、 2 ローデコーダ、 6 カラムデコーダ、 8,21 アドレスレジスタ、 9 入出力回路、 13 制御回路、 14 ブロックサイズレジスタ、 112,TM0~TM7 不揮発性メモリトランジスタ。

【図4】

【図1】



実施の形態1の不揮発性半導体メモリ

SATE LOSSES BUT BUT HER

不揮発件メモリセル

所可以可能性的对待它使使一种对定数


· 特别的 可谓的复数 数据的表现的 化主题情事 0.1 60.5 图 《 化 · · 》 60.5 点点 1.1 10.1 15 数据数据数据的设置数据

国際の (2017年) しゅつじ じょを欠めなる かやくせね


医自己性病 化自己性经验性性结合性的 医神经炎性皮肤的

nakaco Petak


[図2]




不揮発性メモリセルアレイ




[図6]



【図7】





実施の形態1におけるプロックサイズ設定動作の タイミングチャート




実施の形態1におけるプロック消去動作のタイミングチャート











マルチブロック消去動作のタイミングチャート

【図12】




実施の形態2のアドレスレジスタ AWn 📑



ラッチ回路

[図14]



従来の不揮発性半導体メモリ